從90 nm 技術(shù)節(jié)點(diǎn)開始，等離子氮化SiON 柵氧化層被廣泛用作先進(jìn)的CMOS 器件制造。作為傳統(tǒng)SiO2 柵氧化層的替代材料，SiON 柵氧化層因其具有較高的介電常數(shù)而能有效地抑制硼等柵極摻雜原子在柵氧化層中的擴(kuò)散。氮化后熱退火處理(Post Nitridation Anneal, PNA)是制備等離子氮化SiON柵氧化層的一個(gè)重要步驟，主要用于修復(fù)晶格損傷并形成穩(wěn)定Si-N 鍵，同時(shí)在氧化氛圍下通過界面的二次氧化反應(yīng)來(lái)修復(fù)SiO2/Si 界面的損傷。本文通過對(duì)傳統(tǒng)柵氧制備工藝中PNA 單一高溫退火工藝的溫度、氣體氛圍進(jìn)行優(yōu)化，提供了一種通過提高柵氧化物的氮含量來(lái)提其高介電常數(shù)的方法。實(shí)驗(yàn)數(shù)據(jù)表明，與傳統(tǒng)的制備方法相比，采用本方法所制備的SiON 柵氧化層中氮含量可以提高30%以上，柵氧界面態(tài)總電荷可減少一個(gè)數(shù)量級(jí)，PMOS 器件的NBTI 壽命t0.1% 和t50%可分別提高15.3% 和32.4%。

1、引言

　　超大規(guī)模集成電路(VLSI)和特大規(guī)模集成電路(ULSI)的快速發(fā)展，對(duì)器件加工技術(shù)提出更多的特殊要求，其中MOS 器件特征尺寸進(jìn)入納米時(shí)代對(duì)柵氧化層的要求就是一個(gè)明顯的挑戰(zhàn)。柵氧化層的制備工藝是半導(dǎo)體制造工藝中的關(guān)鍵技術(shù)，直接影響和決定了器件的電學(xué)特性和可靠性。

　　MOSFET器件的關(guān)鍵性能指標(biāo)是驅(qū)動(dòng)電流，驅(qū)動(dòng)電流的大小取決于柵極電容。柵極電容與柵極表面積成正比，與柵介質(zhì)厚度成反比。因此，通過增加?xùn)艠O表面積和降低柵介質(zhì)厚度均可提高柵極電容，而降低柵介質(zhì)SiO2 的厚度就變成推進(jìn)MOSFET 器件性能提高的首要手段。

　　但當(dāng)半導(dǎo)體技術(shù)進(jìn)入90 納米時(shí)代以來(lái)，傳統(tǒng)單純降低SiO2 厚度的方法遇到了前所未有的挑戰(zhàn)。因?yàn)檫@時(shí)候柵介質(zhì)SiO2 的厚度已經(jīng)很薄(<20 魡)，柵極漏電流中的隧道穿透機(jī)制已經(jīng)起到主導(dǎo)作用。隨著SiO2 厚度的進(jìn)一步降低，柵極漏電流也會(huì)以指數(shù)形式增長(zhǎng)。柵介質(zhì)厚度每降低2魡，柵極漏電流就會(huì)增加10 倍。另一方面，柵極、SiO2 柵介質(zhì)和硅襯底之間存在雜質(zhì)的濃度梯度，隨著柵介質(zhì)厚度的不斷降低，柵極里摻入的硼等雜質(zhì)會(huì)從柵極中擴(kuò)散到硅襯底中或者固定在柵介質(zhì)中，這會(huì)影響器件的閾值電壓，從而影響器件的性能。誠(chéng)然，增加?xùn)沤橘|(zhì)厚度可以有效抑制柵極漏電流和柵極中雜質(zhì)的擴(kuò)散，但是晶體管驅(qū)動(dòng)電流、翻轉(zhuǎn)延遲時(shí)間等關(guān)鍵性能也會(huì)大打折扣。這種驅(qū)動(dòng)電流和柵極漏電對(duì)柵介質(zhì)厚度要求上的矛盾，對(duì)于傳統(tǒng)的SiO2 柵介質(zhì)而言是無(wú)法回避的。

C = e0KA/t

　　其中，C = 柵極電容;e0 = 在空氣中的電容率;K= 材料的介電常數(shù);A= 柵極表面積;t= 柵介質(zhì)厚度。

　　從柵極電容的公式中我們可以看出，柵極電容不僅取決于柵極表面積和柵介質(zhì)厚度，還取決于柵介質(zhì)的介電常數(shù)，故減少柵介質(zhì)厚度不是提高柵極電容的唯一方法。即使柵介質(zhì)厚度保持不變，提高柵介質(zhì)的介電系數(shù)K 也可達(dá)到降低EOT 及增加?xùn)艠O電容的效果。因此，如何提高柵介質(zhì)的介電系數(shù)K成為了當(dāng)務(wù)之急。

　　在現(xiàn)階段，提高柵介質(zhì)的介電系數(shù)的方法大致有兩大類：

　　一類是采用全新的高介電系數(shù)的材料作為柵介質(zhì)，如氮氧化鉿硅(HfSiON)等。但采用全新材料涉及到柵極材料的選擇，晶格常數(shù)的匹配及曝光蝕刻等一系列工藝集成問題，技術(shù)開發(fā)周期相對(duì)較長(zhǎng)，不能立即滿足45 納米技術(shù)的迫切需求。同時(shí)全新材料在技術(shù)上與以前工藝有較大差異，技術(shù)更新的成本過高。

　　另一大類則仍保持SiO2 作為柵介質(zhì)，通過SiO2氧化膜里摻入氮使之成為致密的SiON 來(lái)提高柵介質(zhì)的介電系數(shù)。因?yàn)閭鹘y(tǒng)柵介質(zhì)SiO2 的K 值是3.9，而純的Si3N4 的K 值可達(dá)到7，通過摻雜氮的多少可以實(shí)現(xiàn)對(duì)SiON 柵介質(zhì)介電系數(shù)剪裁的目的。氮原子的摻入還能有效地抑制硼等柵極摻雜原子在柵介質(zhì)中的擴(kuò)散。同時(shí)，該方法仍然采用SiO2 作為柵介質(zhì)的主體，因此與前期技術(shù)有良好的連續(xù)性和兼容性。

　　目前業(yè)界通常有三種主要的方法可實(shí)現(xiàn)SiO2中的氮摻雜以形成SiON。

　　第一種方法是在SiO2 的生長(zhǎng)過程中通入NO 等含氮?dú)怏w，從而在生長(zhǎng)過程中直接摻入氮。但這種方法摻雜的氮均勻性很難控制，不能適應(yīng)半導(dǎo)體生產(chǎn)的要求。

　　第二種方法是在SiO2 介質(zhì)生長(zhǎng)完成后，采用在NO/N2O 等含氮?dú)怏w環(huán)境中進(jìn)一步退火的辦法摻雜氮。這種方法摻入的氮原子容易聚積在SiO2 和溝道的界面處，從而對(duì)溝道中載流子的遷移速度產(chǎn)生負(fù)面影響。

　　第三種方法是在SiO2 生長(zhǎng)結(jié)束后，通過等離子體實(shí)現(xiàn)氮摻雜。該方法摻入的氮原子濃度高，深度上主要分布在柵介質(zhì)的上表面而遠(yuǎn)離SiO2/ 溝道界面，是目前半導(dǎo)體業(yè)界廣泛接受的提高柵介質(zhì)介電系數(shù)的方法。其具體工藝由三步組成：

　　1)采用ISSG(In-Situ Steam Generation)原位水蒸汽氧化方法生長(zhǎng)SiO2 介質(zhì)層;

　　2)采用DPN(Decoupled Plasma Nitridation)氮?dú)獾入x子體向SiO2 介質(zhì)中摻雜氮;

　　3)采用PNA(Post Nitridation Anneal)高溫退火工藝穩(wěn)定N 摻雜及修復(fù)介質(zhì)中的等離子體損傷。

　　在上述制備工藝中，由于柵介質(zhì)中摻入的氮原子濃度高且主要分布在柵介質(zhì)的上表面，因此對(duì)后續(xù)PNA 高溫退火工藝的溫度、氣體氛圍和時(shí)間間隔必須嚴(yán)格控制，以防止本征氧化層和有機(jī)吸附對(duì)氮摻雜造成的影響;此外，PNA 的高溫退火工藝既容易造成表面氮原子的揮發(fā)，又能使氮原子獲得能量而繼續(xù)擴(kuò)散，造成部分氮原子聚積在SiO2/Si 界面處，從而對(duì)溝道中載流子的遷移速度產(chǎn)生負(fù)面影響。

　　本文對(duì)上述制備工藝中PNA 的單一高溫退火工藝的溫度、氣體氛圍做了優(yōu)化，提供了一種通過提高柵氧化物氮含量來(lái)提高其介電常數(shù)的方法。

2、實(shí)驗(yàn)和測(cè)試方法

　　實(shí)驗(yàn)采用300 mm，P 型(100)硅晶圓，電阻率8～12Ω-cm，在氧化工藝前對(duì)硅片表面進(jìn)行標(biāo)準(zhǔn)清洗。柵氧化層采用AMAT Centura ACP 快速退火設(shè)備制備。

　　首先對(duì)基底執(zhí)行熱氧化操作和熱處理操作，以形成具有穩(wěn)定和均勻的目標(biāo)厚度的SiO2 柵氧化層;其次通過等離子體氮化技術(shù)對(duì)所述SiO2 柵氧化層進(jìn)行氮的注入，使SiO2 中的部分O 原子由N 原子取代形成Si-N鍵，從而將所述SiO2 柵氧化層調(diào)整為具有一定氮濃度和介電常數(shù)的SiON 柵氧化層;然后通過高溫(1000℃-1100℃)和純惰性氣體(如N2 等) 氛圍對(duì)SiON 柵氧化層進(jìn)行氮化處理，以修復(fù)晶格損傷并形成穩(wěn)定Si-N 鍵，從而形成穩(wěn)定的氮含量和介電常數(shù);最后在低溫(500℃-800℃) 的氛圍下對(duì)SiON 柵氧化層進(jìn)行再氧化處理，以修復(fù)SiO2 / Si 界面。

　　柵氧化層厚度和氮含量利用Revera RVXTM1000X-Ray Photoelectron Spectroscopy 測(cè)量和表征。柵氧化層界面態(tài)利用SEMILAB FAaSTR 350 來(lái)測(cè)量和表征。PMOS 器件的NBTI (Negative Bias Temperature Instability)性能利用Agilent 4072 來(lái)測(cè)量和表征。

3、實(shí)驗(yàn)結(jié)果分析

　　柵氧中的氮主要利用DPN 工藝通過氮?dú)獾入x子體向SiO2 介質(zhì)中摻雜氮來(lái)實(shí)現(xiàn)，其氮含量主要由DPN 的工藝條件來(lái)決定。增加?xùn)叛踔械牡�含量有助于提高柵氧的介電常�?shù)并降低柵氧的漏電流，同時(shí)，氮含量越高其對(duì)抑制硼等柵極摻雜原子在柵介質(zhì)中擴(kuò)散的能力也越強(qiáng)。因此，優(yōu)化現(xiàn)有工藝條件，提高柵氧中的氮含量成為一個(gè)極為迫切的要求。

　　表1 為采用高溫氮化和低溫ISSG 再氧化處理后柵氧氮濃度的變化。實(shí)驗(yàn)數(shù)據(jù)表明，在保持相同DPN 工藝條件下，與僅僅采用單一高溫純氧氣退火處理工藝相比，引入高溫氮化和低溫ISSG 再氧化處理后，柵氧中氮濃度可以提高30%以上。實(shí)驗(yàn)結(jié)果表明，高溫純氮?dú)鈿夥沼兄�于增加摻雜氮與硅成鍵的幾率，有助于促進(jìn)柵氧中氮的鍵合和穩(wěn)定，可以實(shí)現(xiàn)在現(xiàn)有工藝條件下提高柵氧化物介電常數(shù)并對(duì)其介電常數(shù)進(jìn)行精確剪裁的目的。

　　DPN 等離子體在對(duì)柵介質(zhì)進(jìn)行氮摻雜的同時(shí)，高能粒子的碰撞會(huì)對(duì)柵介質(zhì)產(chǎn)生損傷。對(duì)于65 納米以下技術(shù)節(jié)點(diǎn)而言，柵介質(zhì)厚度相對(duì)較薄，等離子體中的高能粒子穿透柵介質(zhì)直接損傷溝道及界面的危險(xiǎn)急劇增加，必須采用改進(jìn)方法予以解決。

　　本文通過高溫和純惰性氣體(如N2 等)氛圍對(duì)SiON 柵氧化層進(jìn)行氮化處理，以修復(fù)DPN 工藝中造成的晶格損傷并形成穩(wěn)定Si-N 鍵，從而形成穩(wěn)定的氮含量和介電常數(shù);然后在低溫的氧化氛圍下對(duì)SiON 柵氧化層進(jìn)行ISSG 再氧化處理，利用原子氧的強(qiáng)氧化作用來(lái)修復(fù)SiO2/Si 的界面缺陷，結(jié)果如表2 所示。數(shù)據(jù)表明，與僅僅采用單一高溫純氧氣退火處理工藝相比，引入高溫氮化和低溫ISSG 再氧化處理后，柵氧化層Si/SiO2 界面態(tài)得到了有效的改善，其界面態(tài)總電荷減少了一個(gè)數(shù)量級(jí)。實(shí)驗(yàn)結(jié)果表明，高溫氮化和低溫ISSG 再氧化處理可有效改善柵氧的界面態(tài)。

　　如前所述，在DPN 工藝后引入高溫氮化和低溫ISSG 再氧化處理后得到的柵氧化物薄膜體內(nèi)缺陷少，界面態(tài)度也比較小，氧化物薄膜的質(zhì)量比較高。表3 為高溫氮化和低溫ISSG 再氧化處理對(duì)PMOS器件NBTI 壽命的影響。數(shù)據(jù)表明，與僅僅采用單一高溫純氧氣退火處理工藝相比，引入高溫氮化和低溫ISSG 再氧化處理后，柵氧化層的0.1% 和t50%分別提高了15.3%和32.4%。實(shí)驗(yàn)結(jié)果表明，高溫氮化和低溫ISSG 再氧化處理可有效改善PMOS 器件的NBTI 性能。

4、結(jié)論

　　本文通過對(duì)傳統(tǒng)柵氧制備工藝中PNA 單一高溫退火工藝的溫度、氣體氛圍做了優(yōu)化，提供了一種通過提高柵氧化物氮含量來(lái)提高其介電常數(shù)的方法。采用本文提供的方法制備的SiON 柵氧化層不僅具有穩(wěn)定的氮含量，而且能有效提高柵氧化物氮含量30%左右，從而使所制備的柵氧化物具有較高的介電常數(shù)，實(shí)現(xiàn)了對(duì)SiON 柵介質(zhì)介電系數(shù)精確剪裁的目的。同時(shí)，采用本方法所制備的SiON 柵氧化層界面態(tài)總電荷可減少一個(gè)數(shù)量級(jí)，PMOS 器件的NBTI 壽命t0.1% 和t50%可分別提高15.3% 和32.4%。